Μια PLD αποτελείται από μια σειρά από συνδυαστικά λογικά κυκλώματα , ή πύλες και flip- flops . Συνδυασμός λογικά κυκλώματα τα κυκλώματα των οποίων η παραγωγή εξαρτάται ανά πάσα στιγμή σε ένα συνδυασμό των εισροών τους ? flip- flops είναι κυκλώματα που έχουν δύο σταθερές συνθήκες , το καθένα αντιστοιχεί σε μία από δύο εναλλακτικές σημάτων εισόδου. Τα λογικά κυκλώματα συνδυασμού και flip -flops τοποθετημένα σε πλήρως διασυνδεδεμένο ομάδες γνωστές ως macrocells , έτσι ώστε μια Boolean έκφραση - μια έκφραση που αποτιμάται είτε σε " true" ή " false" - . Μπορεί να κατασκευαστεί μέσα σε κάθε macrocell
PLD Πλεονεκτήματα
Η
Το πιο προφανές πλεονέκτημα του PLD σε ένα CPLD είναι ότι ένα μόνο μικροτσίπ απαιτεί μικρότερη επιφάνεια , καλωδίωση και δύναμη από πολλά διασυνδεδεμένα μικροτσίπ . Επιπλέον , ένα τσιπ PLD έχει σχεδιαστεί για ευελιξία , έτσι εάν μια μεταβολή στη λογική είναι απαραίτητο αυτό μπορεί να επιτευχθεί με την αντικατάσταση ενός τσιπ με PLD άλλο χωρίς καλωδίωση του κυκλώματος στην οποία είναι συνδεδεμένο το τσιπ . Chips PLD ήταν , στην πραγματικότητα , το πρώτο είδος του τσιπ που επέτρεψε αυτό το είδος της ευέλικτης λογικής σχεδιασμού στο υλικό .
Η CPLD
Η
Ένα CPLD είναι λογικά περισσότερο πολύπλοκη από ένα PLD , αλλά μπορεί να μην είναι κατ 'ανάγκη φυσικώς μεγαλύτερο. Σε αντίθεση με ένα PLD , οι macrocells μέσα σε ένα CPLD μπορεί να μην είναι πλήρως διασυνδεδεμένα . Ως εκ τούτου , ακόμη και αν ένα CPLD περιέχει αρκετά συνδυαστικών λογικών κυκλωμάτων και flip- flips για να υποστηρίξει μια συγκεκριμένη διαμόρφωση υλικού - τουλάχιστον θεωρητικά - δεν μπορεί να υποστηρίξει ότι η διαμόρφωση στην πράξη
εικόνων . CPLD Πλεονεκτήματα
Η
Η αυξημένη πολυπλοκότητα ενός CPLD επιτρέπουν να προγραμματιστεί με πιο λογικό εξισώσεις από ένα PLD και ως εκ τούτου να τεθεί σε μια ευρύτερη ποικιλία των χρήσεων . Ένα CPLD μπορεί να χρησιμοποιηθεί με τον ίδιο τρόπο όπως ένα PLD για απλές εφαρμογές , όπως η διεύθυνση αποκωδικοποίησης , αλλά είναι πιο συχνά χρησιμοποιείται για τη λογική εφαρμογές υψηλής απόδοσης , όπως ο προσδιορισμός αλληλουχίας ισχύος, μετάφραση επίπεδο τάσης και τον έλεγχο χρονισμού. Ο συντομότερος χρόνος power-up και το χρόνο καθυστέρησης του CPLD καθιστά προτιμότερη σε άλλο τύπο προγραμματιζόμενη λογική συσκευή , γνωστή ως πεδίο προγραμματιζόμενη συστοιχία πύλη ( FPGA ) , σε πολλές εφαρμογές .
Εικόνων